（本页是纯文字版，点此阅读完整版全文）

双驱动功率放大器——功率放大的下一个前沿

Sanghoon Lee, James Kaney and Edgar Garay, Falcomm

现代功率放大器（PA）有望通过OFDM支持高阶调制信号（如256-/1024-/4096-QAM），提高峰均功率比（PAPR）。然而，高PAPR会导致在当前的PA拓扑结构下，输出的平均PAE（功率增加效率）低于预期。这就是问题所在，PA既是先进通信系统的推动者，又是限制者。

虽然PA可以用于高阶调制方案，但它可能会低效地消耗无线通信系统内的大部分功率，其中大部分浪费的能量以热量的形式耗散了。鉴于日益严格的通信协议和要求，高性能PA对于成功和快速采用下一代商业通信网络至关重要。

提高PA的效率可以大大有利于整个无线通信市场，包括移动设备、可穿戴设备、蜂窝基站、手机、雷达和其他新兴市场。

目前的PA拓扑结构

对更高效、更线性的PA的需求推动了广泛的研究，以改善器件的性能，例如提高晶体管的f_max/f_t。³ 此外，线路后端工艺的改进，如更厚和更低损耗的顶部金属层，提高了无源元件的性能，这使得效率和输出功率得到进一步提高。⁴

然而，晶体管器件增加的f_max/f_t指标并不一定能改善PA的性能，因为通常情况下，较小的光刻节点具有减少的电压开销和较小的击穿限制，使器件的性能和可靠性需要权衡。

关于电路拓扑结构的改进，到目前为止，几乎所有的PA都依赖于共源或共栅拓扑结构，并且主要侧重于通过向PA的输出呈现多谐波负载来提高峰值/功率回退（PBO）、PAE和最大输出功率（P_out），正如在F类、J类及其逆向和连续模式操作中完成的那样。⁵

近年来，有一种拓扑结构得到了普及，那就是谐波调谐的PA及其不同的变种。这种拓扑结构利用了在基本频率和一些谐波处添加负载的优势，以提高放大器的最大PAE。大多数现代技术的f_max/f_t在100至300GHz之间。因此，在毫米波下，谐波含量可能不足以使效率得到重大改善。此外，可以提供谐波调谐的无源网络往往是复杂和有损的，进一步阻碍了效率的提高。即使这种技术显示出低到中等的效率改善，但前面提到的缺点阻碍了它的商业应用。

最近的工作还集中在进一步提高基于电路拓扑结构的效率，这些拓扑结构可以支持复杂的调制方法，如堆叠、出相位、混合信号、可重构和Doherty PA。^6,7 然而，在纳米级的现代硅工艺中，每个堆叠晶体管的电源电压低于1V（级联器件为2V），因为晶体管膝电压V_knee成为电源电压的重要部分，这些报道的技术在PAE和P_out上的回报率越来越小。此外，在实际部署中经常看到电源电压的额外减少，以确保器件的可靠性。

这对于毫米波阵列尤其重要，因为阵列单元耦合会导致大量的天线阻抗失配（VSWR）和不希望出现的PA输出电压/电流大波动。尽管所报道的技术提高了毫米波下的整体PA效率，但在不借助较低的传导角或谐波整形时，其工作原理在理论上无法超越B类共源拓扑结构的线性模式PA的核心效率。

除了固态技术之外，行波管（TWT）放大器由于其高功率和高效率（大于90%）而被普遍用于卫星收发机。然而，行波管放大器非常笨重，外形尺寸横跨几十厘米，并且由于在更高频率（大于1GHz）下基于阵列架构的天线尺寸和间距要求更小，其无法用于现代通信系统。

因此，超高效的大功率毫米级固态PA对于下一代通信网络的成功和快速部署至关重要，因为它们在收发器功率效率、热管理要求和整体通信信道性能方面优于其他方案。

PA的效率考虑因素

图1显示了已公布的20至50GHz范围内的PA的P_sat与PAE_max。⁸ 在P_sat和PAE_max之间有一个固有的权衡。此外，存在两个由P_sat划分的功率/效率区域。在红色区域，效率受技术或器件性能的限制，在一定程度上受拓扑结构的限制。在蓝色区域，通过采用不同的功率合路技术来实现功率的增加，因此，效率受限于合路器输出网络的损失。这表明在饱和输出功率和最大效率之间有一个明显的权衡。

图1 已公布的20至50GHz PA的饱和输出功率与最大PAE。

此外，在考虑PA的能源效率时，PAE可以由以下公式中的四个独立因素来确定：

其中，第一个因素（F_Vmin）与允许的最大输出电压摆幅有关，它由器件的膝电压和电源电压决定；第二个因素（F_Gain）与器件的增益或使PA饱和所需的必要驱动功率有关；第三个因素（F_Matching）与输出网络的无源效率有关，最后一个因素（F_Waveform）是一个常数，取决于PA的栅极偏置。

从这些定义中我们可以得出结论，前两个因素，F_Vmin和F_Gain，受到器件选择的限制，而后两个因素，F_Matching和F_Waveform，受到结构选择的限制。以前的拓扑结构旨在提高PA的最大效率，但仅限于通过结构选择增加F_Matching和F_Waveform。

B类PA的理论效率

在B类PA中，晶体管在阈值电压(V_TH)下被偏置，只在一半的周期内传导电流。当器件开启时，漏极电流与（V_in—V_TH）成正比。因此，漏极电流可以被建模为一个半波整流的正弦波。尽管晶体管漏极电流的频率含量很大，但无源输出网络确保只有基频到达负载。使用傅里叶序列分析，我们可以将最大输出功率定义为：

负载处的峰值电压波动V_peak可以用电源电压V_DD和膝电压V_knee来描述，以包括器件选择的影响：

晶体管的直流电耗可以用通过负载的最大电流I_max来表示，如以下公式所示：

最后，在B类模式下运行的PA的最大理论漏极效率（DE）可以通过结合方程（6）到（9）来表示，如方程（10）到（13）所示：

方程（13）表明，当V_knee为零时，典型的B类PA最大效率为78.5%。此外，方程（13）还建立了V_knee和DE、η_class-B之间的关系，如之前使用方程（1）中的比例常数F_Vmin所示。

双驱动PA

新的专利Dual-Drive™（双驱动）拓扑结构通过人为降低器件的膝电压，增加因子F_Vmin，反过来增加PA的整体PAE_max，从而在改善PA性能方面实现了额外的设计自由。当一个晶体管只在栅极被驱动时，器件的最大效率由器件的导通角和V_knee决定。V_knee表示晶体管的线性和饱和区之间的过渡区域，是物理器件的制造工艺和尺寸所固有的特定技术物理参数。此外，V_knee降低了输出电压，极大地影响了PA的可实现DE和整体效率。

在双驱动拓扑结构中，Falcomm公司利用晶体管作为一个三端器件，以出相位输入V_in和αV_in（0<α<1）驱动栅极和源极，如图2所示。假设漏极节点的所有谐波都是短负载，现在源极电压在地面以下摆动，同时与漏极电压成入相位关系，使漏极输出电压的最大摆幅增加αV_in。这种增加的输出电压摆幅可以在不增加电源电压的情况下实现，这意味着双驱动拓扑结构中的最大DE增加了大于1的系数。

图2 传统的共源（a）和双驱动（b）拓扑结构，显示了栅极、漏极和源极波形。

Falcomm首次证明，通过双驱动PA架构，能够人为降低/消除晶体管的膝电压，使PA的最大理论效率从根本上得到提高，超过任何PA类别和拓扑结构，如公式（14）所示：

当源极的最大电压摆幅等于晶体管的膝电压时（αV_in=V_knee），双驱动PA的理论最大DE将达到B类PA的最大理论效率π/4，如公式（15）所示：

源极波动的强度取决于α，这是一个可以调整的设计常数。图3显示，随着α的变化，PA设计者需要在功率增益和双驱动PA晶体管芯的可实现效率之间进行权衡。这些结果表明，通过采用双驱动架构，晶体管的V_knee所损失的效率可以得到恢复。此外，Falcomm对双驱动PA的分析与公式（1）一致。

图3 低电压CMOS晶体管的大信号负载牵引仿真：DE（a）和P_sat、OP_1dB和功率增益（b）与耦合系数的关系。

双驱动PA的好处

双驱动PA拓扑结构的好处总结如下：第一、增加源极耦合系数α，可以从根本上提高PA核心DE，超过任何其他PA拓扑结构；第二、即使在降低电源电压的情况下也可以保持较高的DE，因为在更低电源电压下的V_knee的影响可以被缓解；第三、最大输出功率可以增加，同时降低器件的调制失真，因为有源器件运行在饱和区的时间较多，在三极管的时间较少。

此外，晶体管的并联输入电阻减少了，因为通常大的器件栅极阻抗与其低的器件源极阻抗并联在一起，有助于设计宽带和低损耗的级间匹配网络，而无需采用有损耗的de-Qing电阻。

最后，双驱动PA可以减轻复杂的谐波整形PA（J类或连续模式F类PA）中通常出现的电压峰值的可靠性问题。因此，双驱动PA特别适用于要求高可靠性的太空应用，这些应用要求在恶劣的环境中稳定运行，同时实现超高的效率。

图4显示了Falcomm第一代和第二代低功耗CMOS双驱动PA原型在同一频段与最先进的PA的初步效率测量结果。这些初步结果表明，双驱动PA的效率至少比传统PA高25%；根据估计和与Falcomm的一个建造微型地球同步轨道卫星的潜在客户的讨论，这可以转化为每颗卫星节省35万美元的发射成本。

图4 双驱动PA的P_sat和PAE与CMOS PA的比较。

双驱动PA的卓越性能

第一个技术演示是使用GlobalFoundries的45纳米RFSOI实现的。该芯片的大小为1.3×1.2 mm，核心面积为0.25mm²。⁹ 图5和图6总结了双驱动PA在不同电源电压（1.7V和1.9V）下的连续波性能，在31GHz时实现了19.1dBm的最大OP_1dB，从23到34GHz的变化小于1dB。

图5 双驱动PA在30GHz的初始技术演示（第0版）的实测功率增益和效率与输出功率的关系，偏置电压为1.9V（a）和1.7V（b）。

图6 双驱动PA的初始技术演示（第0版）的大信号CW实测功率与频率的关系，偏置电压为1.9V（a）和1.7V（b）。

双驱动PA在29GHz时实现了50%的最大PAE和60%的最大DE。这是在这一频率范围内两级CMOS PA报告的最高效率。此外，在24至35GHz的整个带宽内，PAE都保持在40%以上。

效率结果也满足了线性性能。例如，OP_1dB和P_sat相差不到1dB，这意味着在OP_1dB的最大PAE为47.4%。通过图7和图8所示的大量调制测量，证明了出色的线性度。例如，对于没有数字预失真（DPD）的9Gb/s 64-QAM信号，双驱动PA实现了15.1dBm的平均P_out，平均PAE为30.2%，在30GHz时误差矢量幅度为-25dB。在电源电压比额定电源电压低20%的情况下仍能保持效率性能，这使该技术可用于高可靠性应用。

图7 在1.9V (a)和1.7V (b)电压下，双驱动PA的单载波、64-QAM性能实测。

图8 测量的单载波、64-QAM星座图和双驱动PA的频谱性能，偏置电压为1.9V（a）和1.7V（b）。

采用45纳米SOI工艺的第一代30GHz双驱动PA在两级概念验证中实现了50%的PAE，这是在CMOS上30GHz的两级PA所达到的最高效率。Falcomm一直在进一步开发这项技术，最新的测试原型达到了更高的效率，两级PA的PAE达到了55%，在30GHz下使用9Gb/s 64-QAM信号的平均PAE为34%，这比Doherty PA的平均效率更高，但Si面积只有一半。

结论

Falcomm正专注于将其核心技术发展成为具有不同功率水平、频率范围、增益和封装的PA。这将为卫星、基站和手持设备制造商带来更高的价值。Falcomm认为，这些成果表明其技术将成为PA的行业标准，而且根据目前的设计工作，Falcomm有信心进一步推动该技术的进步。

参考文献

1. “RF Power Amplifiers – Global Market Trajectories & Analytics,” Research and Markets, April 2021, Web: www.researchandmarkets.com/reports/5141446/rf-power-amplifiers-global-market-trajectory.
2. I. Williams, “Boost-Phase Missile Defense Interrogating the Assumptions,” Center for Strategic and International Studies, June 2022, Web: www.csis.org/events/boost-phase-missile-defense-interrogating-assumptions.
3. S. Lee, B. Jagannathan, S. Narasimha, A. Chou, N. Zamdmer, J. Johnson, R. Williams, L. Wagner and J. Kim, “Record RF Performance of 45-nm SOI CMOS Technology,” IEEE International Electron Devices Meeting, December 2007, pp. 255–258.
4. O. Inac, M. Uzunkol and G. Rebeiz, “45-nm CMOS SOI Technology Characterization for Millimeter-Wave Applications,” IEEE Transactions on Microwave Theory and Techniques, Vol. 62, No. 6, June 2014, pp. 1301–1311.
5. S. C. Cripps, P. J. Tasker, A. L. Clarke, J. Lees and J. Benedikt, “On the Continuity of High Efficiency Modes in Linear RF Power Amplifiers,” IEEE Microwave and Wireless Components Letters, Vol. 19, No. 10, October 2009, pp. 665–667.
6. S. Hu, F. Wang and H. Wang, “A 28-/37-/39-GHz Linear Doherty Power Amplifier in Silicon for 5G Applications,” IEEE Journal of Solid-State Circuits, Vol. 54, No. 6, June 2019, pp. 1586–1599.
7. E. F. Garay, D. J. Munzer and H. Wang, “26.3 A mm-Wave Power Amplifier for 5G Communication Using a Dual-Drive Topology Exhibiting a Maximum PAE of 50 Percent and Maximum DE of 60 Percent at 30 GHz,” IEEE International Solid-State Circuits Conference, February 2021, pp. 258–260.
8. 8.H. Wang, T. -Y. Huang, N. Sasikanth Mannem, J. Lee, E. Garay, D. Munzer, E. Liu, Y. Liu, B. Lin, M. Eleraky, H. Jalili, J. Park, S. Li, F. Wang, A. S. Ahmed, C. Snyder, S. Lee, H. T. Nguyen and M. E. D. Smith, “Power Amplifiers Performance 2000-Present,” Georgia Tech Electronics and Micro-System Lab (GEMS), August 2021, Web: https://gems.ece.gatech.edu/PA_survey.html.
9. E. F. Garay, D. J. Munzer and H. Wang, “A 150 GHz Lens-Free Large FoV Regenerative 2 × 2 Transceiver Array With 31 Percent DC-to-EIRP Efficiency and −70 dBm Sensitivity for a 70 cm Bidirectional Peer-to-Peer Link,” IEEE Journal of Solid-State Circuits, Vol. 57, No. 7, July 2022, pp. 2102–2113.